异构集成正在半导体家产中具有强大潜力，通过将采用众种差别工艺的组件整合到简单封装中，提升机能和低落本钱。

　　2.然而，异构集成面对诸众离间，如芯片到RDL错位、继续变更的翘曲轮廓和CTE不立室。

　　3.为此，筹议职员正正在探究差别的治理计划，如无掩模光刻本事、预制井打算等，以应对这些离间。

　　4.同时，封装质料和打算必要协同优化，以知足差别器件的噪声、热特征及哀求。

　　众芯片拼装为擢升机能和低落功耗供给了要紧机缘，但这些繁复的封装也带来了很众新的离间，席卷芯片到RDL 错位、继续变更的翘曲轮廓和 CTE 不立室。

　　异构集成——一个涵盖繁众差别行使和封装哀求的总称——具有将采用众种差别工艺的组件整合到简单封装中的潜力。与将相似组件集成正在单片硅片上比拟，这种集成形式也许更具本钱效益，并带来更高的良率。

　　与古代电途板上的独立元件比拟，将器件集成到单个封装中也能提升机能，并删除电途的完全占用空间。但将这些差别的元件集成到单个基板上是一项宏大离间。

　　以搬动筑设为例。这些筑设平时包罗众个传感器和收发器，以及存储器和逻辑组件。模仿和功率组件平时必要CMOS器件筑设中没有的独间谍艺次序，以及更厚的金属和介电层。

　　这些题目的筹议民众处于半导体打算的前沿。但借使或许治理集成离间，相对较小的墟市也将受益匪浅。弗劳恩霍夫IZM公司拼装和封装部分主管兼集团司理Tanja Braun正在质料筹议学会（MRS）迩来举办的2025年MRS春季集会时刻举办的“微电子封装和异质集成质料机会”研讨会上宣布演讲时默示，竣工这一宗旨的本事之一是拓荒或许跨差别行使范围的治理计划。

　　而今，大大都异构组件都利用某种方法的中介层，将电途组件相互衔尾并与外界衔尾。单个器件可能安放正在中介层上，并通过扇出布线和集成电容器或其他无源元件举办衔尾。光学元件也许依赖于中介层中嵌入的波导。众个管制单位可能通过带有嵌入式布线的桥接元件衔尾，比如英特尔的嵌入式众芯片互连桥接(EMIB)。

　　正在一切境况下，所需的互连和功率密度确定了中介层质料的拔取。但它们都面对着同样的底子离间——管束硅器件和铜基编制级布线之间的热膨胀系数 (CTE) 差别。弗劳恩霍夫的 Braun 指出，当她的团队用铜柱填充有机电介质中的过孔时，CTE 不立室会导致缩短，从而惹起铜-电介质界面崭露裂纹。

　　看待功率器件而言，热膨胀系数(CTE) 管束越发障碍，由于它们正在运转流程中也许会形成豪爽热量。功率器件还必要牢靠的隔绝，以防守电弧放电并删除寄生损耗。玻璃知足隔绝和热安靖性哀求，但必要格外管制。

　　宾夕法尼亚州立大学电气与企图机科学学院和质料筹议所副熏陶李宁默示，光互连本事看待数据中央的中长衔尾至合要紧，但也带来了奇特的离间。他指出，筑设商祈望将波导和其他无源光学元件集成到互连封装中，但如此做必要注重支配基板中的折射率和折射率比较度。

　　假使功率和光学器件带来了格外的离间，但纵使是通用逻辑元件的中介层也必要与打算的其他个别协同优化。比如，扇出型面板级封装平时被以为是扇出型晶圆级封装的更高效的后继计划。面板可能并行管制更众器件，并且因为是矩形，正在平铺矩形器件时铺张的空间更少。然而，Braun 默示，它们的尺寸使其处于一个灰色地带。或许知足逻辑重漫衍层微米级尺寸哀求的工艺和检测筑设民众针对晶圆尺寸的基板举办了优化。纵使有或许管制大型基板的筑设，检测云云小尺寸的基板自身也出格舒徐。

　　支配翘曲和芯片移位看待面板级封装越发具有离间性。芯片优先、面朝下的扇出工艺将单个芯单方朝下安放正在载体基板上的变更胶带上。玻璃载体平时用于便当紫外线脱键合。将芯片封装正在模塑料中后，开释变更胶带会将面板与载体基板辞别，显示键合焊盘。将这些焊盘与中介层的重漫衍层布线对齐后，举办搀杂键合。

　　这个流程形容起来容易，竣工起来难。变更胶带和模塑料（平时都基于聚会物）相互之间以及与硅芯片和载体基板之间的热膨胀系数(CTE) 都差别。变更胶带平时正在成型流程中会膨胀，而模塑料正在冷却和固化时会缩短。互补的应力会使面板变形，并也许将单个芯片从其原始地方拉出，从而与从头漫衍层失落对齐。

　　Braun 指出，翘曲会正在所有拼装流程中继续演变。包罗散热器、增强筋和模塑料正在内的完好面板组件的翘曲水准也许比孑立的封装芯片要小。于是，工艺优化该当评估完全结果，而不是某个特定的工艺次序。

　　比拟之下，一朝封装质料硬化，芯片偏移往往会“冻结”正在原地。固然已知的编制性偏移可能正在RDL打算中取得适宜，但热很是、模塑料的不匀称性以及好像身分也许会导致随机偏移。正在这种封装中，芯片和RDL布线之间的错位越发难以检测，由于衔尾两者的搀杂铜-铜键匿伏正在两层之间。

　　自上而下的目视查验可能轻松检测到变形的焊球和断裂的引线键合，但无法检测到界面污染或错位的搀杂键合。对单个芯片和所有封装的测试还是具有离间性。

　　治理这些题目的差别本事正正在展现。英特尔高级首席工程师段刚和他的同事指出，该公司的EMIB封装测试通过打算预制井来治理芯片移位差池，以便将芯片安放到硅“桥”元件中。

　　Braun 团队提出的另一种计划依赖于无掩模光刻本事。正在丈量芯片的最终地方后，晶圆厂会相应地删改 RDL 焊盘的地方，并依据更新后的地方筑设定制的中介层。该治理计划能否知足大范围临盆的本钱和产量哀求尚不真切。从本事上讲，RDL 筑设比 PCB 筑设更亲近 CMOS 互连工艺，但其面板面积比以晶圆为中央的打算器材平时设思的要大得众。

　　看待功率器件，研讨会出席者、马里兰大学机器工程熏陶F. Patrick McCluskey 指出，封装是合节的差别化身分。他指出，这些器件自身相对大略，但必要低损耗、低噪声且热特征优异的封装。

　　然而，弗劳恩霍夫IZM 的筹议员蒂娜·托马斯及其同事默示，热场和电场的退化也许导致环氧基模具化合物变脆，有也许导致电介质击穿并应承湿气侵入。

　　除此以外，嵌入式无源元件会使完全封装更厚。于是，筑设商必要探究塑封料的流变特征及其匀称填充所有腔体的技能。硅凝胶是一种替换计划，它具有热安靖性和化学安靖性，而且是优越的绝缘体，但防水性不是异常好。

　　马里兰大学的筹议职员浮现了一种双层包装，它联合了防潮但坚硬的聚氨酯层和机器和蔼的硅胶层。

　　异构封装恍惚了“片上”和“片外”处境之间的鸿沟。这也是为什么一切出席 MRS 研讨会的出席者都夸大封装打算和组件器件必要协同优化的因为之一。每个器件的噪声和热特征及哀求城市影响其他一切器件。像UCIe 如此的准绳化接口是一个优越的起源，但它们不行替换对拟议打算举办彻底的仿真。